



SOLUCIÓ

Problema 1 (30 minuts, 3 punts)

Ens demanen dissenyar un comptador BCD Natural cíclic de tres dígits, amb enable per lògica positiva i reset asíncron per lògica positiva, essent l'enable prioritari sobre el reset.



Parlant amb experts en disseny de sistemes digitals ens han aconsellat dissenyar un comptador BCD natural cíclic d'un únic dígit, però amb entrada RCI i sortida RCO i després connectar tres comptadors d'un dígit per obtenir el comptador de tres dígits. El comptador d'un dígit tindria doncs aquesta representació:



- Dissenyar un comptador BCD Natural cíclic d'un dígit, amb enable per lògica positiva i reset asíncron per lògica positiva, essent l'enable prioritari sobre el reset, i amb entrada RCI i sortida RCO. Resta a criteri del dissenyador el tipus de lògica amb el que han de funcionar els senyals RCI i RCO. El disseny del comptador s'ha de fer a nivell de biestables i portes lògiques. Si el disseny incorpora sistemes combinacionals de més de tres sortides és suficient amb la taula de la veritat del sistema combinacional. Els sistemes combinacionals amb menys de quatre sortides s'han d'implementar amb portes lògiques.
- Implementar un comptador BCD Natural cíclic de tres dígits amb enable per lògica positiva i reset asíncron per lògica positiva, essent l'enable prioritari sobre el reset, connectant de forma adequada tres comptadors com els dissenyats a l'apartat a.


Solució:

- a) El comptador BCD d'un dígit (4 bits de sortida) etarà format per un sistema combinacional que implementa el codi de comptatge (de 0 a 9 cíclic en binari natural) i un registre EP/SP de 4 bits amb enable i reset. A més, a la solució mostrada s'ha dissenyat la sortida RCO per funcionar en lògica negativa, és a dir, que adopti el nivell lògic '0' quan el comptador està al darrer valor del codi de comptatge (9) i, de forma coherent, l'entrada RCI, que funciona com un enable, deixarà que el comptador conti només quan hi hagi el nivell lògic '0' en aquesta entrada (és a dir, també funciona per lògica negativa).


La taula de la veritat del sistema combinacional serà:

Q3	Q2	Q1	Q0	D3	D2	D1	D0
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	0	0	0	0
Resta de combinacions				X	X	X	X

I l'esquema a nivell de biestables del registre, amb RCI i RCO, serà aquesta (els quatre biestables tenen el mateix esquema):




- b) La connexió de tres comptadors com el dissenyat a l'apartat anterior per implementar un comptador BCD de tres dígits serà:



Problema 2 (30 minuts, 3 punts)

Ens faciliten el diagrama d'estats que ha de controlar l'accés al laboratori secret que té la Universitat La Salle ubicat en el soterrani d'un dels edificis. Ens demanen fer la corresponent implementació de la màquina d'estats pel mètode N:M, tenint en compte el disseny més optimitzat possible (menor nombre de portes lògiques en les condicions d'entrada dels biestables).



Solució:

Entrades mètode 1: N

$$D0 = \text{CondS0} = S0 \cdot !\text{Start} + S4 \cdot !\text{dig4_OK} + S5 + S8 \cdot \text{dig4_OK} \leftarrow \underline{4 \text{ condicions}}$$

$$D1 = \text{CondS1} = S0 \cdot \text{Start} \leftarrow \underline{1 \text{ condicions}}$$

$$D2 = \text{CondS2} = S1 \cdot \text{dig1_OK} \leftarrow \underline{1 \text{ condicions}}$$

$$D3 = \text{CondS3} = S2 \cdot \text{dig2_OK} \leftarrow \underline{1 \text{ condicions}}$$

$$D4 = \text{CondS4} = S3 \cdot \text{dig3_OK} \leftarrow \underline{1 \text{ condicions}}$$

$$D5 = \text{CondS5} = S4 \cdot \text{dig4_OK} \leftarrow \underline{1 \text{ condicions}}$$

$$D6 = \text{CondS6} = S1 \cdot !\text{dig1_OK} \leftarrow \underline{1 \text{ condicions}}$$

$$D7 = \text{CondS7} = S2 \cdot !\text{dig2_OK} + S6 \cdot \text{dig2_OK} \leftarrow \underline{2 \text{ condicions}}$$

$$D8 = \text{CondS8} = S3 \cdot !\text{dig3_OK} + S7 \cdot \text{dig3_OK} \leftarrow \underline{2 \text{ condicions}}$$

$$D9 = \text{CondS9} = S6 \cdot !\text{dig2_OK} + S7 \cdot !\text{dig3_OK} + S8 \cdot !\text{dig4_OK} + S9 \leftarrow \underline{4 \text{ condicions}}$$

Implementació N:M

Codificació dels estats: tenim 10 estats, per tant ens caldrà una codificació de 4 bits.

Passos per a la optimització:

1. Ordenació de “major” a “menor” número de transicions d'arribada a l'estat.
2. Donar preferència a combinacions amb més zeros als estats amb més condicions d'arribada.

Estat	#Cond		Estat	#Cond	#Zeros	Q3 Q2 Q1 Q0
S0	4		S0	4	4 →	0 0 0 0
S1	1		S9	4	3 →	0 0 0 1
S2	1		S7	2	3 →	0 0 1 0
S3	1		S8	2	2 →	0 0 1 1
S4	1	→	S1	1	3 →	0 1 0 0
S5	1		S2	1	2 →	0 1 0 1
S6	1		S3	1	2 →	0 1 1 0
S7	2		S4	1	1 →	0 1 1 1
S8	2		S5	1	3 →	1 0 0 0
S9	4		S6	1	2 →	1 0 0 1
					2 →	1 0 1 0

Taula optimitzada

Estat	Q3 Q2 Q1 Q0
S0 (4)	0 0 0 0
S9 (4)	0 0 0 1
S7 (2)	0 0 1 0
S1 (1)	0 0 1 1
S8 (2)	0 1 0 0
S2 (1)	0 1 0 1
S3 (1)	0 1 1 0
X	0 1 1 1
S5 (1)	1 0 0 0
S6 (1)	1 0 0 1
S4 (1)	1 0 1 0


Suma de condicions dels estats

$$D0_{COD} \rightarrow Q0 = \{D9\} + \{D1\} + \{D2\} + \{D6\}$$

$$D1_{COD} \rightarrow Q1 = \{D7\} + \{D1\} + \{D3\} + \{D4\}$$

$$D2_{COD} \rightarrow Q2 = \{D8\} + \{D2\} + \{D3\}$$

$$D3_{COD} \rightarrow Q3 = \{D4\} + \{D5\} + \{D6\}$$



Problema 3 (60 minuts, 4 punts)

Un projectista d'últim curs ens ha demanat que li donem un cop de mà en el processament d'unes dades que necessita per realitzar el seu projecte. El projecte tracta sobre analitzar la contaminació acústica que hi ha al campus i com a part del projecte ha hagut de fer un seguit de mesures a diversos punts del recinte. En total ha fet 64 mesures del soroll que hi ha al campus repartit a 32 punts diferents del campus. Per tant ha fet dues mesures en cada punt del recinte on ha mesurat.

Les dades es troben emmagatzemades en una RAM de 64 posicions. A cadascuna de les adreces hi tenim guardada la següent informació referent a la mesura: (1) el punt on s'ha mesurat, codificat en Binari Natural amb m bits, i (2) el valor en dBs del soroll mesurat codificat amb 7 bits. La informació està guardada a la RAM de forma aleatòria i sense seguir cap ordre preestablert. Tots els punts tenen dues mesures associades.

Per tal de processar les dades extretes de les diferents mesures, el projectista ens ha dit que cal amitjanar els dos valors mesurats al mateix punt i comprovar si aquest valor amitjanat està compres entre 40 dB i 100 dB. En cas que el valor amitjanat sigui superior o inferior a aquests límits, caldrà descartar la mesura d'aquest punt. Si el valor amitjanat està dins d'aquests límits, cal guardar la informació referent a la mesura (el punt on s'ha mesurat i el valor en dB resultat de la mitjana) en una FIFO, que te capacitat per guardar 32 paraules.




Figura 1: Diagrama de blocs del sistema a dissenyar

El diagrama de blocs del sistema és el que es mostra a la Figura 1, i està dividit en dos blocs, el sistema seqüencial síncron (S.S.S) i el hardware que entre altres components conté la RAM, amb les mesures guardades, i la FIFO on es guardarà la informació referent a les mitjanes.

Entrades i sortides del sistema:


- **RAMOk**: Entrada d'un bit que indica al sistema que cal començar a fer el processament de les dades.
- **PCI**: Entrada d'un bit que indica que cal tornar a l'estat inicial del S.S.S.
- **T**: Entrada de sincronisme del sistema.
- **Done**: Sortida d'un bit que s'activa quan s'ha acabat de fer totes les mitjanes i s'ha guardat la informació pertinent a la FIFO. S'activa al final de tot el procés.

Funcionament del sistema:

En connectar el sistema, aquest resta a l'espera de l'activació (per lògica positiva) de l'entrada 'RAMOk'. Aquesta entrada es manté activa fins que el sistema activa la sortida 'Done' per indicar que ha acabat de processar totes les dades. Un cop el sistema activi la sortida 'Done', l'entrada 'RAMOk' es desactivarà.

Quan s'activi l'entrada 'RAMOk', el sistema procedeix a buscar les dues mesures fetes en un mateix punt i fa la mitjana d'aquests dos valors. Si el valor amittjanat està entre 40 dB i 100 dB (ambdós límits inclosos) aquesta mesura es guarda a la FIFO, si no, es descarta la mesura. Les mesures es guarden a la FIFO, ordenades de menor a major, seguint la codificació en Binari Natural del punt on han estat realitzades, sent el punt codificat amb el valor més petit el primer valor que es guarda i el punt codificat amb el valor més gran l'últim valor que es guarda.

Afortunadament, els alumnes de l'assignatura de lògica han dissenyat un hardware a mida pel sistema a dissenyar, presentat a la Figura 2, i a on només falta dissenyar el sistema seqüencial síncron que el controla.






Figura 2: Hardware del sistema a dissenyar




Figura 3: Entrades i sortides del sistema seqüencial síncron

Sabent que el sistema seqüencial síncron té les entrades i sortides que es mostren a la Figura 3, es demana:

- Dimensiona correctament el bus de dades i el bus d'adreces de la RAM (Quins valors han de tenir m i n?)
- Dissenya la màquina d'estats del S.S.S. en format UML que controla el hardware donat.

Solució:

- $m=5$, $2^5=32$ punts; $n=6$, $2^6=64$ mesures
-

